Verilog-AMS

Эту статью следует викифицировать.
Пожалуйста, оформите её согласно общим правилам и указаниям.

Verilog-AMS производный продукт от языка описания аппаратуры(hardware description language (HDL);Verilog (IEEE 1364—1995 Verilog HDL)).Verilog-AMS технический раздел, который был создан Accellera с новыми усовершенствованиями, целью является работа с аналоговыми, импульсными системами и интегральными микросхемами, и использование модулей, скомпанованных на высоких уровнях поведенческого описания, так же хорошо, как и структурное описание систем и ее компонент. Характеристики модулей, могут быть описаны математически и внутренними параметрами этого модуля. Структура компонента, так же может быть описана в термах, связанных с ним подкомпонент. Данное описание может быть использовано в разных дисциплинах.

Verilog-AMS HDL применяется для электрических и не электрических системных описаний, используется для описания контактов, портов и цепей.

 
Начальная страница  » 
А Б В Г Д Е Ж З И Й К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Ы Э Ю Я
A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
0 1 2 3 4 5 6 7 8 9 Home